基于FPGA的数据采集器的设计_通信工程毕业论文
发布时间：2014-05-26
来源：人大经济论坛
基于FPGA的数据采集器的设计_通信工程毕业论文
全部作者： 施鸣鸣 第1作者单位： 河海大学 论文摘要： 设计了以FPGA为核心逻辑控制模块的高速数据采集系统。设计中采用了自顶向下的方法，将FPGA依据功能划分为几个模块，详细论述了各模块的设计方法和控制流程。FPGA模块设计使用Verilog HDL语言，在Quartus Ⅱ4.0 中实现软件设计和完成仿真。本论文给出了1些模块的仿真图形。整个采集系统可实现输出16位最大工作频率为200 kHz的模拟信号采集。 关键词： FPGA；A/D；数据采集；Verilog HDL语言 (浏览全文) 发表日期： 2008年03月05日 同行评议：
（暂时没有）
综合评价： （暂时没有） 修改稿：
经管之家“学道会”小程序
- 扫码加入“考研学习笔记群”
推荐阅读
经管之家精彩文章推荐
