楼主: 打了个飞的
438 0

[学习资料] 2023年数字电路面试题集锦 [推广有奖]

  • 0关注
  • 25粉丝

已卖:7614份资源
好评率:99%
商家信誉:一般

院士

94%

还不是VIP/贵宾

-

威望
0
论坛币
3465 个
通用积分
4908.6450
学术水平
8 点
热心指数
9 点
信用等级
8 点
经验
18419 点
帖子
2134
精华
0
在线时间
1414 小时
注册时间
2024-5-25
最后登录
2026-2-5

楼主
打了个飞的 在职认证  发表于 2024-10-19 00:18:19 |AI写论文

+2 论坛币
k人 参与回答

经管之家送您一份

应届毕业生专属福利!

求职就业群
赵安豆老师微信:zhaoandou666

经管之家联合CDA

送您一个全额奖学金名额~ !

感谢您参与论坛问题回答

经管之家送您两个论坛币!

+2 论坛币
2023
年数字电路面试题集锦
1、同步电路和异步电路的区别是什么?(仕兰微电子)
2、什么是同步逻辑和异步逻辑?(汉王笔试)
同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。
3、什么是
"线与"逻辑,要实现它,在硬件特性上有什么具体规定
?(汉王笔试)
线与逻辑是两个输出信号相连可以实现与的功能。在硬件上,要用
oc门来实现,由于不用
oc门也许使灌电流过大,而烧坏逻辑门。
同时在输出端口应加一个上拉电阻。
4、什么是
Setup
和Holdup
时间?(汉王笔试)
5、setup
和holdup
时间,区别.(南山之桥)
6、解释setup time
和hold time
的定义和在时钟信号延迟时的变化。(未知)
7、解释setup
和hold time violation
,画图说明,并说明解决办法。(威盛
VIA
2023.11.06
上海笔试试题)
Setup/hold time
是测试芯片对输入信号和时钟信号之间的时间规定。建立时间是指触发
器的时钟信号上升沿到来以前,数据稳定不变的时间。输入信号应提前时钟上升沿(如上升沿有效)
T时间到达芯 ...
二维码

扫码加我 拉你入群

请注明:姓名-公司-职位

以便审核进群资格,未注明则拒绝

关键词:数字电路 面试题 Violation Holdup Setup

您需要登录后才可以回帖 登录 | 我要注册

本版微信群
扫码
拉您进交流群
GMT+8, 2026-2-6 16:13