楼主: W160730202752Fy
131 0

[学习资料] 企业招聘面试的相关资料 [推广有奖]

  • 0关注
  • 13粉丝

已卖:2680份资源
好评率:99%
商家信誉:一般

讲师

23%

还不是VIP/贵宾

-

威望
1
论坛币
450 个
通用积分
4171.5455
学术水平
86 点
热心指数
88 点
信用等级
86 点
经验
-7314 点
帖子
0
精华
0
在线时间
438 小时
注册时间
2018-9-15
最后登录
2026-4-17

楼主
W160730202752Fy 发表于 2025-2-12 15:10:20 |AI写论文

+2 论坛币
k人 参与回答

经管之家送您一份

应届毕业生专属福利!

求职就业群
赵安豆老师微信:zhaoandou666

经管之家联合CDA

送您一个全额奖学金名额~ !

感谢您参与论坛问题回答

经管之家送您两个论坛币!

+2 论坛币
企业招聘面试的相关资料
1 什么是
Setup
和Holdup
时刻?建立时刻(Setup Time)和保持
时刻〔Hold time
〕。建立时刻是指在时钟边沿前,数据信号需要保持不变的
时刻。保持时刻是指时钟跳变边沿后数据信号需要保持不变的
时刻。见图1。
假如不满足建立和保持
时刻的话,那么DFF将不能正确地采样到数据,将会
显现metastability的
情形。假如数据信号在时钟沿触发前后
连续的时刻均超过建立和保持
时刻,那么超过量就分别被称为建立
时刻裕量和保持
时刻裕量。图1 建立
时刻和保持时刻示意图2什么是竞争与冒险现象?
如何样判定?如何排除?在组合逻辑中,由于门的输入信号通路中
通过了不同的延时,导致到达该门的
时刻不一致叫竞争。
产生毛刺叫冒险。
假如布尔式中有相反的信号
那么可能产生竞争和冒险现象。
解决方法:一是添加布尔式的消去项,二是在芯片外部加电容。
3 用D触发器实现2倍分频的逻辑电路?
Verilog描述:
module divide2( clk , clk_o, reset);
input clk , reset;
output clk_o;
w ...
二维码

扫码加我 拉你入群

请注明:姓名-公司-职位

以便审核进群资格,未注明则拒绝

关键词:企业招聘 相关资料 Stability Ability output

您需要登录后才可以回帖 登录 | 我要注册

本版微信群
扫码
拉您进交流群
GMT+8, 2026-4-18 10:23