数字系统设计与verilog-HDL课程设计--实用多功能数字钟

是 否 +2 论坛币

k人 参与回答

经管之家送您一份

应届毕业生专属福利!

求职就业群

赵安豆老师微信：zhaoandou666

经管之家联合CDA

送您一个全额奖学金名额~ !

立即领取

感谢您参与论坛问题回答

经管之家送您两个论坛币！

+2 论坛币

数字系统设计与
verilog
HDL课程设计
设计题目
：实用多功能数字钟
专业：电子信息科学与技术
摘要本课程设计利用
QuartusII
软件VerilogVHDL
语言的基本运用设计一个多功能数字钟，经分析采用模块化设计方法，分别是顶层模块、
alarm
、alarm_time
、counter_time
、clk50mto1
、led、switch
、bitel
、adder
、sound_ddd
、sound_ddd_du
模块，再进行试验设计和软件仿真调试，分别实现时分秒计时、闹钟闹铃、时分秒手动校时、时分秒清零，时间保持和整点报时等多种基本功能。
单个模块调试达到预期目标，再将整体模块进行试验设计和软件仿真调试，已完全
达到分块模式设计功能，并达到设计目标要求。
关键字：多功能数字钟、
Verilog
、模块、调试、仿真、功能
目录1.1
课程设计的目的
11.2
课程设计的任务与要求
12．课程设计思路及其原理
13．QuartusII
软件的应用
23.1工程建立及存盘
23.2工程项目的编译
33.3时序仿真
44．分模块设计、调试、仿真与结果分析
54. ...

扫码加我 拉你入群

请注明：姓名-公司-职位

以便审核进群资格，未注明则拒绝

分享0 收藏0 回帖

关键词：ILOG 课程设计 系统设计 Ver ILO