DDR3内存的PCB仿真与设计

是 否 +2 论坛币

k人 参与回答

经管之家送您一份

应届毕业生专属福利!

求职就业群

赵安豆老师微信：zhaoandou666

经管之家联合CDA

送您一个全额奖学金名额~ !

立即领取

感谢您参与论坛问题回答

经管之家送您两个论坛币！

+2 论坛币

本文主要使用时域分析工具对
DDR3
设计进展量化分析，介绍了影响信号完整性
的主要因素对
DDR3
进展时序分析，通过分析结果进展改进及优化设计。
概述当今计算机系统
DDR3
存储器技术已得到广泛应用，数据传输率一再被提升，现
已高达1866Mbps。在这种高速总线条件下，要保证数据传输质量的牢靠性和满足并行总线的时序要求，对设计实现提出了极大的挑战。
本文主要使用了
Cadence
公司的时域分析工具对
DDR3
设计进展量化分析，介绍
了影响信号完整性的主要因素对
DDR3
进展时序分析，通过分析结果进展改进及
优化设计，提升信号质量使其牢靠性和安全性大大提高。
DDR3
介绍DDR3
内存与DDR2
内存相像包含把握器和存储器
2个局部，都承受源同步时序，
即选通信号(时钟)不是独立的时钟源发送，而是由驱动芯片发送。它比
DR2有更高的数据传输率，最高可达
1866Mbps；DDR3
还承受8位预取技术，明显提高了
存储带宽；其工作电压为
1.5V，保证一样频率下功耗更低。
DDR3
接口设计实现比较困难，它实行了特有的
Fly-by
拓扑构造，用“
Write
leveli ...

扫码加我 拉你入群

请注明：姓名-公司-职位

以便审核进群资格，未注明则拒绝

分享0 收藏0 回帖

关键词：PCB cadence levelI 计算机系统 write