楼主: fsaasdfs~
159 0

[学习资料] 硬件结构设计 [推广有奖]

  • 0关注
  • 10粉丝

已卖:2154份资源
好评率:99%
商家信誉:一般

博士生

22%

还不是VIP/贵宾

-

威望
0
论坛币
350 个
通用积分
2585.5092
学术水平
6 点
热心指数
6 点
信用等级
5 点
经验
-6042 点
帖子
0
精华
0
在线时间
527 小时
注册时间
2012-8-29
最后登录
2026-2-1

楼主
fsaasdfs~ 发表于 2024-11-22 15:07:15 |AI写论文

+2 论坛币
k人 参与回答

经管之家送您一份

应届毕业生专属福利!

求职就业群
赵安豆老师微信:zhaoandou666

经管之家联合CDA

送您一个全额奖学金名额~ !

感谢您参与论坛问题回答

经管之家送您两个论坛币!

+2 论坛币
摘要:本次实验的
功能是进行两个
4位数的加法运算,
并进行结果输出。在
本次实验中,我们
用到data_bus作为
总线进行传输,reg_74373作为
寄存器进行
数据的存储,alu_74181进行加法
运算。romc
作为译码器进行初始状态的
设定。通过这个加法器
的设计,能
够对硬件结构设计有了更好的了解,
同时也加深了对计算机组成原理
课程的理解。
硬件结构设计原理:
1.把模块romc改为九位输出oen,we1,we2,gwe1,oen_n1,gwe2,
oen_n2,gwe3,oen_n3;
2.把模块reg_74244改为四位输入Din(3 0)和四位输出
Qout(3 0)
;3.把模块data_bus改为四位输入data_in1(3 0),Data_in2(3 0),四位输出data_out1(3 0),data_out2(3 0),data_out3(3 0);
4.把模块reg_74373改为四位输入Din(3 0)和四位输出Qout(3 0);
5.把模块alu_74181改为四位输入A(3 0),B(3 0),S(3 0),和四位输出F(3 0)
6.由ro ...
二维码

扫码加我 拉你入群

请注明:姓名-公司-职位

以便审核进群资格,未注明则拒绝

关键词:结构设计 Data 结果输出 Out REG

硬件结构设计.doc
下载链接: https://bbs.pinggu.org/a-5043533.html

60.75 KB

需要: RMB 2 元  [购买]

您需要登录后才可以回帖 登录 | 我要注册

本版微信群
扫码
拉您进交流群
GMT+8, 2026-2-7 20:38