楼主: 打了个飞的
205 0

[学习资料] 常见硬件工程师笔试题(标准答案) [推广有奖]

  • 0关注
  • 25粉丝

已卖:7602份资源
好评率:99%
商家信誉:一般

院士

94%

还不是VIP/贵宾

-

威望
0
论坛币
3465 个
通用积分
4908.6061
学术水平
8 点
热心指数
9 点
信用等级
8 点
经验
18429 点
帖子
2135
精华
0
在线时间
1412 小时
注册时间
2024-5-25
最后登录
2026-1-30

楼主
打了个飞的 在职认证  发表于 2024-11-26 14:31:30 |AI写论文

+2 论坛币
k人 参与回答

经管之家送您一份

应届毕业生专属福利!

求职就业群
赵安豆老师微信:zhaoandou666

经管之家联合CDA

送您一个全额奖学金名额~ !

感谢您参与论坛问题回答

经管之家送您两个论坛币!

+2 论坛币
硬件工程师笔试题
一、电路分析:
1、竞争与冒险
在组合逻辑中,在输入端的不同通道数字信号中经过了不同的延时,导致到达该门的时间不一致叫竞争。因此在输出端可能产生短时脉冲(尖峰脉冲)的现象叫冒险。
常用的消除竞争冒险的方法有:输入端加滤波电容、选通脉冲、修改逻辑设计等。
2、同步与异步
同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。
同步电路:存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源,因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。
异步电路:电路没有统一的时钟,有些触发器的时钟输入端与时钟脉冲源相连,只有这些触发器的状态变化与时钟脉冲同步,而其它的触发器的状态变化不与时钟脉冲同步。
异步电路不使用时钟脉冲做同步,其子系统是使用特殊的“开始”和“完成”信号使之同步
同步就是双方有一个共同的时钟,当发送时,接收方同时准备接收。异步双方不需要共同的时钟,也就是接收方不知道发送方什么时候发送,所以在发送的信息中就要有提示接收方开始接收的信息,如开始位,结束时有停止位
3、仿真软件:
Proteus
4、Setup
和Hold time
Setu ...
二维码

扫码加我 拉你入群

请注明:姓名-公司-职位

以便审核进群资格,未注明则拒绝

关键词:硬件工程师 标准答案 笔试题 工程师 Proteus

您需要登录后才可以回帖 登录 | 我要注册

本版微信群
扫码
拉您进交流群
GMT+8, 2026-2-4 07:22