设计课 Verilog RTL 编码实践

是 否 +2 论坛币

k人 参与回答

经管之家送您一份

应届毕业生专属福利!

求职就业群

赵安豆老师微信：zhaoandou666

经管之家联合CDA

送您一个全额奖学金名额~ !

立即领取

感谢您参与论坛问题回答

经管之家送您两个论坛币！

+2 论坛币

启芯学堂SoC芯片设计系列课程.pdf            250.0 KB
启芯年度SoC芯片设计与验证培训计划.pdf            188.0 KB
Verilog RTL 编程实践.pdf            769.0 KB
Verilog RTL 编程实践(免密码).pdf            769.0 KB
+code            23.5 MB
  library.tar.gz             20.0 MB
  lab07_mem.tar             1.9 MB
  lab06_pll_serdes.tar             110.0 KB
  lab05_scan_ff.tar             160.0 KB
  lab04_sequential_logic.tar             160.0 KB
  lab03_param_counter.tar             750.0 KB
  lab02_vector_extend.tar             10.0 KB
  lab01_instroduction.tar.gz             436.0 KB



设计课 Verilog RTL 编码实践.zip (22.24 MB, 需要: RMB 19 元)

2025-4-16 20:12:36 上传

需要: RMB 19 元  [购买]

扫码加我 拉你入群

请注明：姓名-公司-职位

以便审核进群资格，未注明则拒绝

分享0 收藏0 回帖

关键词：ILOG Log ILO Ver troduction