交试验汇报通告
电子电路设计训练
数字部分(Verilog)
试验汇报通告
时间窗口年6月16日——年6月27日18:00之前,过时不候提交要求纸介质一份按班为单位上交,课代表收齐后交助教廖林(新主F705) 1711, 1715, 1716班(周日上)崔越(新主F518) 1712, 1714, 1717班(周日晚)梁怡琳(新主F518) 1514, 1515 , 1713班(其它)课代表提供清单,并签字假如跨班,以组长所处班级上交全部组员在汇报上签字确认
要求和助教分配
|
楼主: ruhemiadui
|
63
0
[课件与资料] 北航电子电路设计训练Verilog总复习市公开课特等奖市赛课微课一等奖PPT课件 |
|
已卖:2233份资源 硕士生 46%
-
|
| ||
|
|
jg-xs1京ICP备16021002号-2 京B2-20170662号
京公网安备 11010802022788号
论坛法律顾问:王进律师
知识产权保护声明
免责及隐私声明


