(完整)Systemverilog数据类型总结-推荐文档

是 否 +2 论坛币

k人 参与回答

经管之家送您一份

应届毕业生专属福利!

求职就业群

赵安豆老师微信：zhaoandou666

经管之家联合CDA

送您一个全额奖学金名额~ !

立即领取

感谢您参与论坛问题回答

经管之家送您两个论坛币！

+2 论坛币

System
verilog
数据类型总结
1逻辑数据类型
（logic
）可替reg和wire
，但是不能有多个驱动，有多个驱动的信号还是要定义成
wire
型2双状态数据类型（只有
0/1两个状态）无符号：
bit有符号：
byte
shortint
intlongint
$sunknown
操作符可检查
双状态数据类型位是否出现
X、Z状态，若出现，返回
1例If ($
sunknown
(iport
)==1)
$display(
)3定宽数组
1）声明：在数组声明中允许给出数组宽度
如：intc_style
[16]
等同于intc_style
[15:0] //16个整数
2）多维数组
intarray[8][4]；
intarray [7:0][3:0]
；//8行4列数组array[7][3]=1 //
设置最后一个元素为
1从越界地址中读数，
SV返回数组元素缺省值
四状态类型，返回
X；双状态类型，返回
；3）存放：32比特字边界存放数组元素
4）非合并数组声明
：bit[7:0]
b_unpack
[3]低位存放数据
5）常量数组
声明：单引号 ...

扫码加我 拉你入群

请注明：姓名-公司-职位

以便审核进群资格，未注明则拒绝

分享0 收藏0 回帖

关键词：System 数据类型 STEM ILOG ILO