多进制LDPC码编译码算法研究与硬件实现

是 否 +2 论坛币

k人 参与回答

经管之家送您一份

应届毕业生专属福利!

求职就业群

赵安豆老师微信：zhaoandou666

经管之家联合CDA

送您一个全额奖学金名额~ !

立即领取

感谢您参与论坛问题回答

经管之家送您两个论坛币！

+2 论坛币

多进制LDPC码编译码算法研究与硬件实现
低密度奇偶校验码(Low Density Parity Check Codes,简称LDPC码)作为高效纠错码的一种,因为其良好的性能和能克服Turbo码等其他纠错编码的缺点这一特性,得到了广泛的关注,现在已经成为编码领域界继Turbo码之后的又一研究热点。目前对LDPC码的研究主要集中在二进制LDPC码方向,多进制LDPC码由于其复杂性,目前对其的研究还比较少,尚没有关于多进制LDPC码硬件实现研究的公开发表的成果出现。
在前期工作的支持下,在SPW平台上通过比较多进制LDPC码、多进制LDPC码与卷积码的级联码以及目前卫星通信采用的RS码与卷积码的级联码三者深空通信链路中的性能,得到了在相同的帧长和码率情况下采用四进制LDPC码能获得较之目前采用的RS码和卷积码的级联码多达5.1dB的编码增益,在此基础上,本文进行多进制LDPC码硬件实现方面的探索和研究。本文基于对编译码算法的深刻理解,从适宜于硬件实现角度对译码算法进行改进,提出了一种可用于硬件实现的多进制LDPC码译码算法,并通过对现有译码器结构的优缺点进行分析,提出了一种新颖的适用于多 ...

扫码加我 拉你入群

请注明：姓名-公司-职位

以便审核进群资格，未注明则拒绝

分享0 收藏0 回帖

关键词：Density Parity codes check Chec