发帖
雷达卡
存算一体作为一种新的计算架构，被认为是具有潜力的革命性技术，受到国内外的高度关注。核心是将存储与计算完全融合，有效克服冯·诺依曼架构瓶颈，并结合后摩尔时代先进封装、新型存储器件等技术，实现计算能效的数量级提升。
根据QYResearch的统计及预测，2025年全球存算一体技术市场销售额达到了6.42亿美元，预计2032年将达到75亿美元，年复合增长率（CAGR）为42.68%（2026-2032）。
市场驱动因素
传统冯·诺依曼架构的“存储墙”瓶颈已至极限，存算一体成为突破关键
截至2025年，随着人工智能大模型参数量突破万亿级别、数据密集型应用无处不在，传统计算架构的“存储墙”问题已从性能瓶颈演变为根本性的效率危机。在传统架构下，处理器与存储器之间的数据搬运功耗可占总系统能耗的60%至90%，而数据传输延迟已成为制约计算吞吐量的主要因素，处理器内核空转等待数据的时间远超实际计算时间。随着工艺制程进入3纳米乃至更先进节点，单纯依靠晶体管微缩已无法解决数据搬运带来的延迟与功耗问题。存算一体技术通过将计算单元与存储单元深度融合，在存储器内部直接完成计算，从根本上消除了数据搬运的开销，成为突破“存储墙”瓶颈、延续计算性能增长曲线的关键颠覆性技术路径。
人工智能大模型训练与推理对算力能效比的极致追求
2025年，人工智能大模型的规模仍在持续扩张，千亿、万亿参数级别的模型已成为行业主流。这些模型的训练和推理涉及海量的矩阵乘法与向量运算，在传统架构下，数据在计算单元和存储单元之间的反复搬运导致了极高的功耗与较低的实际算力利用率。存算一体技术通过实现计算存储的真正融合，在存储器阵列内部完成高并行度的模拟或数字乘累加运算，可将人工智能推理能效提升数个数量级，达到10-100TOPS/W甚至更高的水平。在云端推理场景，存算一体加速器可显著降低单次推理的功耗与延迟，提升数据中心的服务吞吐量；在端侧人工智能场景，智能手机、可穿戴设备、智能家居、安防摄像头等终端对低功耗、低延迟、高隐私保护的需求尤为迫切，存算一体芯片成为边缘人工智能部署的理想选择。
摩尔定律放缓与先进工艺成本高企，架构创新成为主战场
截至2025年，半导体工艺制程已逼近物理极限，晶体管尺寸的进一步微缩面临着量子隧穿、漏电流剧增、散热困难等根本性挑战，摩尔定律的演进速度已显著放缓。与此同时，3纳米及更先进工艺节点的流片成本高达数千万美元甚至上亿美元，仅少数头部芯片设计公司能够承担。在此背景下，通过架构创新而非单纯依赖工艺微缩来提升芯片性能，成为半导体行业的主流方向。存算一体技术作为一种革命性的计算架构，能够在成熟工艺节点上实现超越先进工艺的计算能效，为后摩尔时代的算力提升开辟了新路径。对于国产芯片产业而言，存算一体技术更有望成为绕过先进工艺封锁、实现“换道超车”的战略性技术方向。
新型非易失存储器件技术成熟，支撑存算一体芯片商业化落地
存算一体技术的工程化实现高度依赖于新型存储器件的发展水平。截至2025年，阻变存储器、相变存储器、磁性随机存储器、铁电存储器等新型非易失存储器件在器件性能、集成密度、耐久性、良率及与CMOS工艺兼容性等方面取得了长足进步。其中，阻变存储器凭借其结构简单、操作速度快、功耗低、多比特存储能力以及易于在先进逻辑工艺节点集成的优势，已成为存算一体芯片的主流存储介质选择。国内多家存算一体芯片创业公司已成功推出基于阻变存储器工艺的量产级存算一体人工智能推理芯片，在特定算法上实现了颠覆性的能效比。新型存储器件的技术成熟与产业化，为存算一体技术从学术概念走向规模化商用提供了坚实的硬件基础。
边缘计算与物联网终端设备爆发，驱动高能效、低延迟芯片需求
2025年，全球物联网连接数已突破数百亿，边缘计算节点数量持续攀升。智能安防摄像头、可穿戴设备、工业传感器、自动驾驶汽车、无人机、智能家居中枢等终端设备，需要在功耗受限、算力受限、网络连接不稳定的环境下，实时完成传感器数据处理、人工智能模型推理与决策响应。传统方案将数据上传至云端处理，存在网络延迟高、带宽成本大、数据隐私泄露风险等问题。存算一体芯片凭借其超高的能效比、毫瓦级甚至微瓦级的功耗水平、毫秒级的推理延迟，成为边缘端人工智能部署的理想算力底座。边缘计算与物联网市场的爆发式增长，为存算一体技术提供了广阔的商业化落地空间与明确的投资回报预期。
京公网安备 11010802022788号
