- reg CA l.CA
- estat ic
- reg CA l.CA l2.CA
- estat ic
- reg CA l.CA l2.CA l3.CA
- estat ic
- reg CA l.CA l2.CA l3.CA l4.CA
- estat ic
但是这样做出来的结果是滞后阶数越大,AIC就越小;ADF检验时如果选择最大阶数的lag,会出现这样的报错:
(318 missing values generated)
performing unit-root test on first panel using the syntax
dfuller CAMELS, lags(7)
returned error code 2000
并且我用lag(2)做ADF检验的结果比lag(3)的更平稳,请问我该如何确定ADF检验的滞后阶数呢?谢谢!


雷达卡





京公网安备 11010802022788号







