低循环复杂度LDPC码的构造与FPGA实现

是 否 +2 论坛币

k人 参与回答

经管之家送您一份

应届毕业生专属福利!

求职就业群

赵安豆老师微信：zhaoandou666

经管之家联合CDA

送您一个全额奖学金名额~ !

立即领取

感谢您参与论坛问题回答

经管之家送您两个论坛币！

+2 论坛币

低循环复杂度LDPC码的构造与FPGA实现
低密度奇偶校验(Low Density Parity-Check,LDPC)码是一种线性分组码,核心思想是在一个稀疏的向量空间中把信息分散到整个码字,使得错误信息在译码迭代过程中被分散到整个译码器,大大降低了误码率,从而获得接近Shannon极限的性能。近年来,LDPC码研究不断成熟发展,广泛应用到了深空通信、光纤通信、移动通信、水下通信甚至存储等领域。
影响LDPC码性能和迭代译码效率的因素有很多,比较重要的有围长(girth)、码长、最小汉明距离、循环分布等参数。在实际应用中,准循环(Quasi Cyclic,QC)LDPC码在这些参数上性能优良,又由于其硬件可实现性强,是当下应用最广泛的LDPC码之一。
近些年,基于仿射置换矩阵(Affine Permutation Matrix,APM)的LDPC码的研究正在兴起,在诸多性能上优于传统的QC-LDPC码。本文主要工作如下:首先研究了LDPC码的理论,对常用的一些表示以及编译码方法做了详细描述,接着对传统QC-LDPC码和APM-LDPC码做了深入的研究和比较,给出置换矩阵和校验矩阵的表 ...

扫码加我 拉你入群

请注明：姓名-公司-职位

以便审核进群资格，未注明则拒绝

分享0 收藏0 回帖

关键词：FPGA Permutation Mutation Density Shannon