多码率LDPC码编译码器的FPGA实现

是 否 +2 论坛币

k人 参与回答

经管之家送您一份

应届毕业生专属福利!

求职就业群

赵安豆老师微信：zhaoandou666

经管之家联合CDA

送您一个全额奖学金名额~ !

立即领取

感谢您参与论坛问题回答

经管之家送您两个论坛币！

+2 论坛币

多码率LDPC码编译码器的FPGA实现
由于低密度校验码(Low Density Parity Check codes, LDPC码)具有接近香农限的误比特率性能,使其成为众多通信标准优选的信道编码方案。本文给出了多码率LDPC码编译码器的FPGA实现方案。
本文给出了适合FPGA实现的编译码算法。在编码算法方面,重点在算法复杂度、编码吞吐率和FPGA可实现性上进行了研究,给出了简化Efficient编码算法。
在译码算法方面,在归一化最小和算法的基础上提出了一种改进译码算法。该算法在FPGA上实现时,只涉及加法、比较以及异或运算。
该改进算法亦可应用于分层译码算法。本文利用提出的编译码算法对LDPC码编译码器进行了FPGA实现。
提出了LDPC码编码器的结构,优化了校验码元计算模块和存储模块的实现。利用移位网络实现了可重配置单码率LDPC码编码器。
提出了LDPC码译码器结构,该结构采用了半并行计算方式和提前检测技术,复用了存储模块和迭代计算模块。本文采用硬件描述语言,以IEEE802.16e和IEEE802.11n标准中的LDPC码为例在FPGA上进行了实现。
实现结果表明,码长为 ...

扫码加我 拉你入群

请注明：姓名-公司-职位

以便审核进群资格，未注明则拒绝

分享0 收藏0 回帖

关键词：FPGA EFFICIENT Density Parity codes