数字集成电路复习期末考试题型

是 否 +2 论坛币

k人 参与回答

经管之家送您一份

应届毕业生专属福利!

求职就业群

赵安豆老师微信：zhaoandou666

经管之家联合CDA

送您一个全额奖学金名额~ !

立即领取

感谢您参与论坛问题回答

经管之家送您两个论坛币！

+2 论坛币

一、填空（每空 3 分，共 48 分）
1．动态电路是指
。
2．PLA 是指
。
3．时钟偏差指      ，时钟正偏差
对电路的影响是
。
4．列举三种克服电容串扰的方法
，
      ，     。
5．三输入或非门的本征延时 p=    ，逻辑
功效 g=   。
6. 图 1 中，存放在地址 2 处的数据值为    。
               
7．输入信号为 A、B、C、D，若要实现逻辑 X= AB+AC D ，
采用互补 CMOS，伪 NMOS，和动态逻辑所需要的晶体管的
数目分别是    ，   ，   。
8．图 2 所示的电路中，P 的逻辑表达式为      。
9．列举两个 MOS 器件的寄生电容     ，   。
二、A 和 B 是加法器的输入，Ci 是进位输入，则其进位输出 Co  ACi  AB  BCi 。
（1）试利用互补 CMOS 结构实现该全加器的进位电路（尽量使用较少的晶体管实
现较高的性能）；（2）并确定使其 Tphl 和 Tplh 近似相等所需的晶体管尺寸（以最小
尺寸反相器为标准，反相器中(Wp/Lp)/(Wp/Lp) ...

扫码加我 拉你入群

请注明：姓名-公司-职位

以便审核进群资格，未注明则拒绝

分享0 收藏0 回帖

关键词：期末考试 集成电路 考试题 CMOs 晶体管