粗粒度可重构阵列的系统级功耗建模及优化
可重构体系结构是一种介于通用处理器与专用集成电路之间的结构,结合了通用处理器的灵活性和专用集成电路的高性能优点,适用范围广,可以通过动态重构灵活的实现不同功能的切换,因此获得了广泛的研究与应用。目前低功耗设计已成为现代可重构系统设计的重要任务之一。
可以在系统级、软件层级、RTL级、逻辑层级、部件级和版图级等不同层次进行功耗优化的建模与设计,而进行低功耗设计的优化层级越高,优化空间越大。因此本文对可重构系统的系统级功耗建模问题进行研究,并在此基础上进行系统级的功耗优化。
本课题面向粗粒度可重构体系结构,对指令级功耗模型、部件级功耗模型等系统级功耗模型进行研究,在指令级功耗模型的基础上进行改进,通过建立指令查找表,重点对可重构阵列进行功耗优化分析并在系统级层面建立了改进型指令级功耗模型。通过EEMBC标准进行测试,发现该模型的误差在10%以内,可以通过该模型指导功耗优化。
基于该功耗模型,我们设计了功耗感知的任务编译算法,该算法以RSMap算法为基础,在指令级层面对可重构阵列进行了功耗优化。以该编译算法为基础,设计了基于LLVM的GRVM编译器平台 ...


雷达卡


京公网安备 11010802022788号







