你好,欢迎来到经管之家 [登录] [注册]

设为首页 | 经管之家首页 | 收藏本站

基于FPGA的FIR滤波器设计_通信工程专业论文范文

发布时间:2015-01-24 来源:人大经济论坛
通信工程专业论文 目 录 1引言………………………………………………………………5 2基于乘累加结构的FIR数字滤波器……………………………6 3基于对称并行结构的流水线算法………………………………7 3.1实现FIR滤波器的三种方案…………………………………7 3.1.1分布式算法……………………………………………………7 3.1.2串行方式…………………………………………………………7 3.1.3并行方式…………………………………………………………7 3.2FIR滤波器的具体实现………………………………………8 3.2.1表达式的直接优化………………………………………………8 3.2.2加法树乘法器结构………………………………………………8 3.2.3流水线优化技术…………………………………………………11 3.2.4总体结构…………………………………………………………11 4Matlab设计FIR滤波器…………………………………………13 4.1传统设计方法…………………………………………………13 4.2MATLAB设计方法………………………………………………13 4.2.1FDATool简介……………………………………………………13 4.2.2 设计流程…………………………………………………………14 5硬件电路设计……………………………………………………17 5.1系统框图………………………………………………………17 5.2FPGA最小系统………………………………………………17 5.3外围电路设计…………………………………………………20 5.3.1信号调理电路…………………………………………………20 5.3.2AD转换电路……………………………………………………24 5.3.3DA转换电路……………………………………………………25 5.3.4音频放大电路…………………………………………………26 6软件设计………………………………………………………… 28 6.1开发软件和编程语言…………………………………………28 6.2开发流程………………………………………………………28 6.3主程序流程图…………………………………………………29 6.4仿真结果………………………………………………………31 6.4.1串并转换………………………………………………………31 6.4.2分频器…………………………………………………………31 6.4.3AD转换…………………………………………………………32 6.4.4加法树乘法器…………………………………………………33 6.4.5FIR滤波器……………………………………………………33 6.4.6并串转换………………………………………………………35 6.4.7DA转换…………………………………………………………36 6.4.8按键检测………………………………………………………37 7结束语……………………………………………………………39 致谢…………………………………………………………………40 参考文献……………………………………………………………41 附录…………………………………………………………………42 附录1部分中英文对照…………………………………………42 附录2 源代码清单………………………………………………43 附录3英文原文…………………………………………………55 附录4中文译文…………………………………………………65 摘要:数字滤波是语音和图象处理、模式识别、谱分析等应用中的一个基本处理算法,在数字信号处理中, 它占有极其重要的地位. 针对常用的软、硬件方法实现语音FIR滤波器存在的问题,文章提出了一种在MATLAB的FDA界面上设计FIR数字滤波器的新方法和采用现场可编程门阵列器件FPGA并行高速实现语音滤波的硬件解决方案,并以一个16阶低通FIR数字滤波器的实现为例说明利用Altera公司Cyclone系列芯片的设计过程。这种方案可以方便地调整滤波器的阶数和系数,适合不同场合的应用。文章提出的对称并行流水结构可以同时兼顾FPGA综合的速度和面积,实现了FIR滤波器的硬件优化设计。与其他类型的滤波器相比,这种结构类型的滤波器在资源耗用、滤波速度和功耗等方面表现出更优异的性能。仿真表明,在系数量化数据宽度为16位时,系统在高达130MHz时钟频率下能够稳定可靠地工作,可以满足一些高精度实时处理系统对精度和速度的要求。 关键字:FIRFPGA 线性相位 并行流水 Design of FIR Filter Running on FPGA Abstract: Digital filter is a basic settlement calculation method to speech sounds,image settlement,pattern discrimination and chart analysis.It plays a very important role in digital signal processing.Aiming at the problems in designing the audio FIR filter using software and hardware,a scheme is proposed which designs a FIR filter by the FDATool based on the MATLAB and runs it on FPGA parallelly with high speed.The article introduces the design process of a 16 order low-pass FIR digital filter using a Cyclone-chip provided by Altera company.The orders and coefficients of the filter may flexibly be adjusted to apply it in various applications.The connection between synthesis area restriction and speed restriction can be flexibly optimized through this improved FIR filter architecture arithmetic,which is symmetric, parallel and using pipelining technology.Compared with other FIR filters,this type performs better including resources sharing、processing speed and power absorption.Through programming and simulating,it is shown that the system can work stably at the 130MHz frequency when the bits of coefficient quantization come to 16 ,proving the scheme is effective for designing high speed and real-time digital filter. Keywords: FIR FPGA linear phase parallel and pipelining
经管之家“学道会”小程序
  • 扫码加入“考研学习笔记群”
推荐阅读
经济学相关文章
标签云
经管之家精彩文章推荐