你好,欢迎来到经管之家 [登录] [注册]

设为首页 | 经管之家首页 | 收藏本站

基于FPGA的梅吉特译码电路设计_电子信息工程毕业论文

发布时间:2015-01-14 来源:人大经济论坛
电子信息工程毕业论文范文 目录 摘要I ABSTRACTII 第1章 绪论1 1.1 课题设计的历史及发展前景1 1.2 毕业设计内容2 第2章 开发平台及语言介绍3 2.1 MAX+PLUS II介绍3 2.2 VHDL介绍5 2.3 FPGA介绍6 第3章 循环码的译码7 3.1 循环码及其描述方式7 3.1.1 循环码的多项式描述8 3.1.2 循环码的矩阵描述8 3.2 循环汉明码9 3.3 循环码的纠错能力10 第4章 梅吉特译码器的设计11 4.1梅吉特译码原理11 4.2梅吉特译码过程12 4.2.1 [7,4,3]循环汉明码译码器13 4.2.2 [7,4]码完整译码器16 第5章 结论23 致谢24 参考文献25 摘要 根据循环码的编码译码基本原理,给出了一种简明的循环码设计方法,利用这种方法,可以方便地在通信系统中实现低位数信道的编码译码,具有较高的编码效率。 本文介绍了利用逻辑电路,在Max+plusII平台上,针对实际应用系统,设计并实现了一种基于典型的(7,4)循环码的信道译码,最后列出的设计图纸及其时序仿真运行结果。本系统的开发工具是 Max+plusII。 通过Max+plusII模块设计和VHDL 编程,借用Max+plusII强大的逻辑仿真功能,把欲达到的目标和效果直观的表达了出来。 关键词:循环码,VHDL, Max+plusII ABSTRACT Based on the coding and decoding theory of cyclic code, a concise constructing method is presented in this paper. Low number channel coding and decoding can be easily applied in communication system by this method with high coding effi code ciency. This article introduced how to use logic circuit, in the Max+plusII platform, aimed at practical application system, we have schemed out a typical channel (7,4) cyclic decode, finally lists the design paper and its the succession simulation movement result. The development tool of this system is Max+plusII. Through Max+plusII modular and VHDL programming, borrow Max+plusII the logic with powerful emulation function, want the effect and goal that reaches visual have expressed come out. Keywords:cyclic codes , VHDL, Max+plusII
经管之家“学道会”小程序
  • 扫码加入“考研学习笔记群”
推荐阅读
经济学相关文章
标签云
经管之家精彩文章推荐