ÀûÓÃVerilog HDLʵÏÖ»ùÓÚFPGAµÄ·ÖƵ·½·¨_ͨÐŹ¤³Ì±ÏÒµÂÛÎÄ·¶ÎÄ
·¢²¼Ê±¼ä£º
2015-06-01
À´Ô´£º
ÈË´ó¾¼ÃÂÛ̳
ÀûÓÃVerilog HDLʵÏÖ»ùÓÚFPGAµÄ·ÖƵ·½·¨_ͨÐŹ¤³Ì±ÏÒµÂÛÎÄ·¶ÎÄ
È«²¿×÷Õߣº ÐíÎĽ¨ ³Âºé²¨ ÀîÏþ µÚ1×÷Õßµ¥Î»£º Öйú¿óÒµ´óѧÐŵçѧԺ ÂÛÎÄÕªÒª£º ±¾ÎÄ´Óʵ¼ÊÓ¦Óóö·¢£¬·Ö±ð½éÉÜÁËÀûÓÃVerilog HDLÓ²¼þÓïÑÔʵÏÖµÄÕûÊýºÍ°ëÕûÊý·ÖƵµÄͨÓ÷½·¨¡£²¢ÔÚQuartus IIÈí¼þ»·¾³Ï£¬ÀûÓÃAltera ¹«Ë¾µÄACEX1KϵÁÐÆ÷¼þ½øÐÐÁË·ÂÕæºÍµ÷ÊÔ¡£ ¹Ø¼ü´Ê£º Verilog HDL£»·ÖƵ£»FPGA (ä¯ÀÀÈ«ÎÄ) ·¢±íÈÕÆÚ£º 2007Äê11ÔÂ20ÈÕ Í¬ÐÐÆÀÒ飺
£¨ÔÝʱûÓУ©
×ÛºÏÆÀ¼Û£º £¨ÔÝʱûÓУ©